دانلود پیاده سازی VLSI یک شبکه عصبی آنالوگ مناسب برای الگوریتم های ژنتیک

اختصاصی از فایل هلپ دانلود پیاده سازی VLSI یک شبکه عصبی آنالوگ مناسب برای الگوریتم های ژنتیک دانلود با لینک مستقیم و پر سرعت .

لینک دانلود و خرید پایین توضیحات

فرمت فایل word  و قابل ویرایش و پرینت

تعداد صفحات: 30

پیاده سازی VLSI یک شبکه عصبی آنالوگ مناسب برای الگوریتم های ژنتیک

Johannes Schemmel1, Karlheinz Meier1, and Felix Sch¨urmann1

Universit¨at Heidelberg, Kirchho_ Institut f¨ur Physik, Schr¨oderstr. 90, 69120

Heidelberg, Germany,

[e-mail],

WWW home page: http://www.kip.uni-heidelberg.de/vision.html

خلاصه

مفید بودن شبکه عصبی آنالوگ مصنوعی بصورت خیلی نزدیکی با میزان قابلیت آموزش پذیری آن محدود می شود .

این مقاله یک معماری شبکه عصبی آنالوگ جدید را معرفی می کند که وزنهای بکار برده شده در آن توسط الگوریتم ژنتیک تعیین می شوند .

اولین پیاده سازی VLSI ارائه شده در این مقاله روی سیلیکونی با مساحت کمتر از 1mm که شامل 4046 سیناپس و 200 گیگا اتصال در ثانیه است اجرا شده است .

از آنجائیکه آموزش می تواند در سرعت کامل شبکه انجام شود بنابراین چندین صد حالت منفرد در هر ثانیه می تواند توسط الگوریتم ژنتیک تست شود .

این باعث می شود تا پیاده سازی مسائل بسیار پیچیده که نیاز به شبکه های چند لایه بزرگ دارند عملی بنظر برسد .

1- مقدمه

شبکه های عصبی مصنوعی به صورت عمومی بعنوان یک راه حل خوب برای مسائلی از قبیل تطبیق الگو مورد پذیرش قرار گرفته اند .

علیرغم مناسب بودن آنها برای پیاده سازی موازی ، از آنها در سطح وسیعی بعنوان شبیه سازهای عددی در سیستمهای معمولی استفاده می شود .

یک دلیل برای این مسئله مشکلات موجود در تعیین وزنها برای سیناپسها در یک شبکه بر پایه مدارات آنالوگ است .

موفقترین الگوریتم آموزش ، الگوریتم Back-Propagation است .

این الگوریتم بر پایه یک سیستم متقابل است که مقادیر صحیح را از خطای خروجی شبکه محاسبه می کند .

یک شرط لازم برای این الگوریتم دانستن مشتق اول تابع تبدیل نرون است .

در حالیکه اجرای این مسئله برای ساختارهای دیجیتال از قبیل میکروپروسسورهای معمولی و سخت افزارهای خاص آسان است ، در ساختار آنالوگ با مشکل روبرو می شویم .

دلیل این مشکل ، تغییرات قطعه و توابع تبدیل نرونها و در نتیجه تغییر مشتقات اول آنها از نرونی به نرون دیگر و از تراشه ای به تراشه دیگر است و چه چیزی می تواند بدتر از این باشد که آنها با دما نیز تغییر کنند .

ساختن مدارات آنالوگی که بتوانند همه این اثرات را جبران سازی کنند امکان پذیر است ولی این مدارات در مقایسه با مدارهایی که جبران سازی نشده اند دارای حجم بزرگتر و سرعت کمتر هستند .

برای کسب موفقیت تحت فشار رقابت شدید از سوی دنیای دیجیتال ، شبکه های عصبی آنالوگ نباید سعی کنند که مفاهیم دیجیتال را به دنیای آنالوگ انتقال دهند .

در عوض آنها باید تا حد امکان به فیزیک قطعات متکی باشند تا امکان استخراج یک موازی سازی گسترده در تکنولوژی VLSI مدرن بدست آید .

شبکه های عصبی برای چنین پیاده سازیهای آنالوگ بسیار مناسب هستند زیرا جبران سازی نوسانات غیر قابل اجتناب قطعه می تواند در وزنها لحاظ شود .

مسئله اصلی که هنوز باید حل شود آموزش است .

حجم بزرگی از مفاهیم شبکه عصبی آنالوگ که در این زمینه می توانند یافت شوند ، تکنولوژیهای گیت شناور را جهت ذخیره سازی وزنهای آنالوگ بکار می برند ، مثل EEPROM حافظه های Flash .

در نظر اول بنظر می رسد که این مسئله راه حل بهینه ای باشد .

آن فقط سطح کوچکی را مصرف می کند و بنابراین حجم سیناپس تا حد امکان فشرده می شود (کاهش تا حد فقط یک ترانزیستور) .

دقت آنالوگ می تواند بیشتر از 8 بیت باشد و زمان ذخیره سازی داده (با دقت 5 بیت) تا 10 سال افزایش می یابد .

اگر قطعه بطور متناوب مورد برنامه ریزی قرار گیرد ، یک عامل منفی وجود خواهد داشت و آن زمان برنامه ریزی و طول عمر محدود ساختار گیت شناور است .

بنابراین چنین قطعاتی احتیاج به وزنهایی دارند که از پیش تعیین شده باشند .

اما برای محاسبه وزنها یک دانش دقیق از تابع تبدیل شبکه ضروری است .

برای شکستن این چرخه پیچیده ، ذخیره سازی وزن باید زمان نوشتن کوتاهی داشته باشد .

این عامل باعث می شود که الگوریتم ژنتیک وارد محاسبات شود .

مولتی متر به وسیله AVR و مبدل آنالوگ به دیجیتال

اختصاصی از فایل هلپ مولتی متر به وسیله AVR و مبدل آنالوگ به دیجیتال دانلود با لینک مستقیم و پر سرعت .

این پروژه با استفاده از آی سی خارجی ADC0804 که یک مبدل 8 بیتی است طراحی شده است و برای کنترل آن از میکروکنترلر استفاده شده است. این آی سی دارای دو پایه به نام RD ( پایه خواندن ) و CS ( انتخاب )  می باشد و در صورتی که آن ها را یک کنیم آی سی از کار می افتد. بنابراین می توان به طور هم زمان از POTRB به عنوان خروجی برای LCD و هم به عنوان ورودی از ای سی ADC0804 استفاده شود

تحقیق در مورد مبدلهای آنالوگ به دیجیتال

اختصاصی از فایل هلپ تحقیق در مورد مبدلهای آنالوگ به دیجیتال دانلود با لینک مستقیم و پر سرعت .

لینک دانلود و خرید پایین توضیحات

فرمت فایل word  و قابل ویرایش و پرینت

تعداد صفحات: 11

بسمه تعالی

مبدلهای آنالوگ به دیجیتال

مقدمه :

ازسال 1960 با توجه به توسعه نیمه هادی ها ، پردازش اطلاعات به صورت دیجیتال اهمیت بیشتری پیدا کرد و ساخت و استفاده از مدارهای آنالوگ روبه افول گذاشت . با پیدایش میکروپروسسورها انقلابی در زمینه پردازش دیجیتال به وقوع پیوست که تا ده سال پیش از آن حتی قابل تصور نبود .

تقریباََ تمام اطلاعات مورد پردازش پارامترهای فیزیکی ای هستند که در اصل ماهیت آنالوگ دارند ، مانند : فشار، دما ، سرعت ، شتاب ، شدت نور ، ... بنابراین درهرمورد این اطلاعات آنالوگ با استفاده از مبدلهایADC به معادل دیجیتالشان تبدیل شوند .

تبدیل آنالوگ به دیجیتال در سیستم های پردازش سیگنال :

بطور کلی فرایند تبدیلA/D یک سیگنال آنالوگ نمونه برداری شده و نگهداشته شده را به یک کلمه دیجیتال که نماینده سیگنال آنالوگ است تبدیل می کند . تاکنون چندین مبدل آنالوگ به دیجیتال ساخته شده که هریک مشخصات مربوط به خود را دارند .

مهمترین این مشخصات عبارتند از : سرعت ، صحت ، هزینه .

قبل از هر چیز باید متذکر شویم که عمل تبدیل آنالوگ به دیجیتال احتیاج به صرف زمان بیشتری از تاخیر مبدلهای D/A دارد ؛ تا وقتی که تمامی بیتهای مقدار دیجیتال به دست نیامده اند ، مقدار آنالوگ (ورودی ) نباید تغییر کند . ولی ، می دانیم که تغییرمی کند ؛ چاره این است که در فواصل زمانی معین نمونه هایی از دامنه سیگنال آنالوگ بگیریم و بدون تغییر ذخیره نماییم و پس از ارزیابی کامل نمونه را حذف و نمونه جدیدی را تهیه و ذخیره کنیم . این عمل توسط مداری به نام مدار نمونه گیر و نگهدارنده 1(S/H) انجام می گیرد . این مقدار باید قبل از مبدلهای A/D در مدار قرارگیرد . شکل یک صورت نمایشی از یک مدار S/H را نشان می دهد .

عمل نمونه گیری و نگهداری (S/H) معمولاً به وسیله یک سوئیچ برای نمونه برداری و یک خازن برای نگهداری و یک ‚‚ میانگیر،، برای جلوگیری از تخلیه خازن انجام می شود . به این ترتیب که سوئیچ S1 در لحظه خاصی بسته می شود و خازن C را در زمان کوتاهی به وسیله سیگنال آنالوگ شارژ می کند . این زمان به قدری کوتاه است که در طول آن دامنه سیگنال آنالوگ تغییر چندانی نمی کند . وقتی سوئیچ 1S باز می شود . خازن به موازات خود امپدانس بزرگی می بیند و لذا نمی تواند تخلیه شود . ضمناً ، در طرف دیگر خازن نیز میانگیر به کار گرفته شده است که با امپدانس ورودی زیاد خود مانع تخلیه خازن از آن طرف می شود . در صورتی که خازن به وسیله سیگنال نمونه ورودی شارژ کامل شود (ولتاژ آن به اندازه دامنه نمونه باشد ) ، سیگنال نمونه جدید (کمتر یا بیشتر از قبلی) دو باره آن را به اندازه جدید تغییر می دهد . ولی ، اگر عرض بالس آنقدر کم باشد و یا خاذن جمع آنقدر بزرگ باشد که فرصت شارژ کامل بدست نیاید (عرض پالس کمتر از T ) ، ولتاژ جدید روی ولتاژ قبلی در خازن جمع و ذخیره می شود ، که در نهایت این ولتاژ بستگی به ولتاژ قبلی خواهد داشت . در چنین حالتی ، باید سوئیچ 2S را به خازن اضافه کنیم تا پس از خاتمه تبدیل و قبل از نمونه برداری بعدی ، با اتصال کوتاه کردن خازن باعث تخلیه آن شود . این مدار را می توان به صورت جزء به جزء ساخت ، ولی ، ضمناً مدارهای مجتمعی به نام S/H وجود دارند که دقیقاً همین اعمال را انجام می دهند .

عمل تبدیل سیگنال آنالوگ به دیجیتال شامل چهار مرحله متوالی نمونه برداری ، نگهداری و سپس ، ارقامی کردن و رمزکردن است ، که این اعمال لزوماً به صورت جداگانه انجام نمی شود . بلکه به طور معمول عمل نمونه برداری و نگهداری به طور همزمان به وسیله یک مدار S/H و عمل تبدیل به رقم و رمز نیز به وسیله قسمت اصلی مدار A/D انجام می شود . حال چند نمونه معمول این مبدل شرح داده می شود .

. مدار نمونه گیر و نگهدارنده S/H .

1 – مبدل موازی :

سریعترین مبدل A/D می باشد و از تعدادی مقایسه کننده تشکیل شده که هر یک ولتاژ آنالوگ ورودی را با کسری از ولتاژ مرجع مقایسه می کند ، بنابراین برای ساخت یک مبدل 8 بیتی به این روش نیاز به 255 مقایسه کننده می باشد .

ولتاژ مرجع در بالای مقسم مقاومتی باید برابر حداکثر ولتاژ آنالوگ ورودی (Vm) باشد . سیگنال آنالوگ که باید مقدار آن ارقامی شود به همه مقایسه کننده ها به طور موازی و همزمان اعمال می شود . خروجی هرکدام از مقایسه کننده ها هنگامی در ‌‌‚‚1،، منطقی قرار می گیرد که ولتاژ ورودی مثبت آن بزرگ تر از ولتاژ مرجع در ورودی منفی اش شود .

همینطور که ملاحظه می شود ، دراین نوع مبدل برای n بیت احتیاج به 1- 2 عدد مقایسه کننده داریم . در نتیجه ، صرف نظر از اشکالاتی که در تنظیم هر مقایسه کننده داریم . تعداد مقایسه کننده ها آنقدر زیاد می شود که از نظر اقتصادی مقرون به صرفه نیست . (البته مدارهای مجتمعی به بازار آمده است که از این روش استفاده می کند و تعداد زیادی هم مقایسه کننده در آنها به کار رفته است . ولی بسیار گران هستند )ونیز برای n بیت تعداد 2 حالت وجود دارد که مستلزم تهیه 1-2 (به تعداد مقایسه کننده ها ) ولتاژ مرجع مختلف است . این ولتاژها باید بسیار دقیق باشند و در حین مقایسه ، دراثر تغییر جریان ورودی مقایسه کننده کم و زیاد نشوند (یعنی امپدانس منبع آنها کم باشد ) .

. مبدل موازی ( مدار FLASH ) .

2 – مبدل موازی متوالی :

این مبدل در واقع ازبستن متوالی دو یا چند مبدل موازی ساخته می شود . علت اصلی چنین کاری را می توان به این صورت روشن کرد : هر مبدل موازی احتیاج به 1- 2 عدد مقایسه کننده دارد . حال اگر نیمی از بیتهای تبدیل را در یک مرحله تعیین کنیم و نصف دیگر را در مرحله دیگر . اگر چه زمان تبدیل حدوداً دو برابر می شود ولی تعداد مقایسه کننده ها به مقدار قابل توجهی کم خواهد شد . البته . برای اینکه مبدل دوم همان بیتهای مبدل اول را به دست نیاورد ، باید بیتهای خروجی مبدل اول را به وسیله یک D/A به آنالوگ تبدیل کنیم و آن را از ولتاژ آنالوگ ورودی کم کنیم .

نکته دیگری که باید گفت اینستکه اگر حساسیت مقایسه کننده ها بیش از حد لازم باشد ، نویز در زمانی که سطوح ولتاژ ورودی به یکدیگر نزدیک هستند باعث نوسان و خروجی مدار می شود . از طرف دیگر ، وجود تعداد زیادی مقایسه کننده در مبدل نیز اشکالات را به همان نسبت زیاد می کند .

. مدار مبدل موازی متوالی ( نیمه موازی ) .

3 _ مبدل VTF :

الف) مبدل غیر همزمان و بدون پالس ساعت .

نوعی مبدل موازی با ولتاژهای آستانه متغییر است که برای تعیین هر بیت در خروجی فقط به یک مقایسه کننده نیاز دارد و احتیاج به مدار منطقی اضافی برای ارقامی کردن خروجی مقایسه کننده ها هم ندارد . مزیت سیستم VTF نسبت به سایر انواع A/D ، قدرت تبدیل با سرعت زیاد در کنار سادگی طرح و ارزانی آن است . اساساً ، سیستم VTF ، یک نوع مبدل نیمه موازی است که در آن از فیدبک استفاده شده است . افزودن فیدبک ، شمار مقایسه کننده ها را برای سیستم n بیتی از 1- 2 به n کاهش می دهد . دراین روش نیز ، همانند روش موازی ، ولتاژهای آستانه مقایسه کننده ها ابتدا در وزنهای دودویی ولتاژهای مرجع تنظیم شده است ، به طوری که ولتاژ آستانه MSB برابر 2/Vref ، برای بیت بعدی (دومین MSB) برابر 4/Vref و برای بیت سوم برابر 8/Vref ، و به همین ترتیب برای بقیه است .

شکل رسم شده ، VTF را برای یک مبدل سه بیتی نشان می دهد . طرزکارسیستم ، اگرهرکدام از مدارهای تعیین کننده ولتاژ آستانه را به عنوان یک D/A در نظر بگیریم ، به آسانی مشخص می شود . در این صورت ، برای اولین بیت (MSB) تنها یک D/A یک بیتی ، برای دومین بیت یک D/A دوبیتی ، برای سومین بیت یک D/A سه بیتی و به همین ترتیب...، لازم است .

چون در سیستم VTF ، اول مهمترین بیت (MSB) تعیین می شود و بعد دومین و سومین و غیره ، اگر خروجیA/D را قبل از آنکه جواب به طور کامل تبدیل شده باشد به کار ببریم ، خطا فقط در بیتهایLSB خواهد بود و در نتیجه حتی اگر سیستم به طور کامل عمل تبدیل را انجام نداده باشد ، بازهم اطلاع مفید ولی نا کامل در باره سیگنال آنالوگ به ما خواهد داد ، درصورتی که سایر مبدلهایA/D با داشتن چنین سرعتی (سرعت زیاد ) ، اگر قبل از کامل شدن عمل تبدیل خروجیشان مورد استفاده قرارگیرد ، دارای خروجی غیرقابل پیش بینی خواهند بود .

سیستم فوق به طور غیرهمزمان و بدون پالس ساعت همگام کننده عمل می کند ، دراین سیستم ، خروجی مبدل ، ورودی را دنبال می کند و ممکن است در حین تبدیل ، چنانچه سرعت تغییرات ورودی بسیار بالا باشد ، به حالتهای غلط هم برود .

ب) مبدلVTF همگام .

درصورت نیاز به سرعتهای بالاتر ، می توانیم به وسیله افزودن مدارهای تاخیر دیجیتالی به اضافه یک زمان تاخیر آنالوگ ، سیستم همگامVTF رابسازیم . مزیت آن این است که بعد از زمان تاخیر انتشار یک تبدیل در ابتدای کار سیستم ، از آن پس خروجیA/D با هر پالس ساعت یک تبدیل کامل را انجام می دهد .

در سیستم VTF غیر همگام سیگنال ورودی تا پایان عمل تبدیل باید ثابت بماند ، در صورتی که در سیستم VTF همزمان ، هر خروجی در یک فلیپ فالاپ ذخیره می شود و خروجی فلیپ فلاپ برای تعیین بیتهای بعدی انتقال می یابد . به این ترتیب ، بیتهای قبلی می توانند بدون اینکه منتظر کامل شدن عمل تبدیل شوند ، خروجی جدید داشته باشند . بنابراین ، مبدل می تواند بعد از یک نأخیر اولیه که مدت n پریود ساعت طول می کشد ، در هر پریود ساعت یک تبدیل کامل از موج ورودی را انجام دهد .

باتوجه به مطالب فوق ، سیستمVTF ، با حداقل اجزا ، ساده ترین ، ارزانترین و در عین حال از سریعترین مبدلهایA/D است که با توجه به تکنولوژی امروز قابل ساخت است .

دانلود تحقیق درباره پیاده سازی VLSI یک شبکه عصبی آنالوگ مناسب برای الگوریتم های ژنتیک

اختصاصی از فایل هلپ دانلود تحقیق درباره پیاده سازی VLSI یک شبکه عصبی آنالوگ مناسب برای الگوریتم های ژنتیک دانلود با لینک مستقیم و پر سرعت .

لینک دانلود و خرید پایین توضیحات

فرمت فایل word  و قابل ویرایش و پرینت

تعداد صفحات: 30

پیاده سازی VLSI یک شبکه عصبی آنالوگ مناسب برای الگوریتم های ژنتیک

Johannes Schemmel1, Karlheinz Meier1, and Felix Sch¨urmann1

Universit¨at Heidelberg, Kirchho_ Institut f¨ur Physik, Schr¨oderstr. 90, 69120

Heidelberg, Germany,

[e-mail],

WWW home page: http://www.kip.uni-heidelberg.de/vision.html

خلاصه

مفید بودن شبکه عصبی آنالوگ مصنوعی بصورت خیلی نزدیکی با میزان قابلیت آموزش پذیری آن محدود می شود .

این مقاله یک معماری شبکه عصبی آنالوگ جدید را معرفی می کند که وزنهای بکار برده شده در آن توسط الگوریتم ژنتیک تعیین می شوند .

اولین پیاده سازی VLSI ارائه شده در این مقاله روی سیلیکونی با مساحت کمتر از 1mm که شامل 4046 سیناپس و 200 گیگا اتصال در ثانیه است اجرا شده است .

از آنجائیکه آموزش می تواند در سرعت کامل شبکه انجام شود بنابراین چندین صد حالت منفرد در هر ثانیه می تواند توسط الگوریتم ژنتیک تست شود .

این باعث می شود تا پیاده سازی مسائل بسیار پیچیده که نیاز به شبکه های چند لایه بزرگ دارند عملی بنظر برسد .

1- مقدمه

شبکه های عصبی مصنوعی به صورت عمومی بعنوان یک راه حل خوب برای مسائلی از قبیل تطبیق الگو مورد پذیرش قرار گرفته اند .

علیرغم مناسب بودن آنها برای پیاده سازی موازی ، از آنها در سطح وسیعی بعنوان شبیه سازهای عددی در سیستمهای معمولی استفاده می شود .

یک دلیل برای این مسئله مشکلات موجود در تعیین وزنها برای سیناپسها در یک شبکه بر پایه مدارات آنالوگ است .

موفقترین الگوریتم آموزش ، الگوریتم Back-Propagation است .

این الگوریتم بر پایه یک سیستم متقابل است که مقادیر صحیح را از خطای خروجی شبکه محاسبه می کند .

یک شرط لازم برای این الگوریتم دانستن مشتق اول تابع تبدیل نرون است .

در حالیکه اجرای این مسئله برای ساختارهای دیجیتال از قبیل میکروپروسسورهای معمولی و سخت افزارهای خاص آسان است ، در ساختار آنالوگ با مشکل روبرو می شویم .

دلیل این مشکل ، تغییرات قطعه و توابع تبدیل نرونها و در نتیجه تغییر مشتقات اول آنها از نرونی به نرون دیگر و از تراشه ای به تراشه دیگر است و چه چیزی می تواند بدتر از این باشد که آنها با دما نیز تغییر کنند .

ساختن مدارات آنالوگی که بتوانند همه این اثرات را جبران سازی کنند امکان پذیر است ولی این مدارات در مقایسه با مدارهایی که جبران سازی نشده اند دارای حجم بزرگتر و سرعت کمتر هستند .

برای کسب موفقیت تحت فشار رقابت شدید از سوی دنیای دیجیتال ، شبکه های عصبی آنالوگ نباید سعی کنند که مفاهیم دیجیتال را به دنیای آنالوگ انتقال دهند .

در عوض آنها باید تا حد امکان به فیزیک قطعات متکی باشند تا امکان استخراج یک موازی سازی گسترده در تکنولوژی VLSI مدرن بدست آید .

شبکه های عصبی برای چنین پیاده سازیهای آنالوگ بسیار مناسب هستند زیرا جبران سازی نوسانات غیر قابل اجتناب قطعه می تواند در وزنها لحاظ شود .

مسئله اصلی که هنوز باید حل شود آموزش است .

حجم بزرگی از مفاهیم شبکه عصبی آنالوگ که در این زمینه می توانند یافت شوند ، تکنولوژیهای گیت شناور را جهت ذخیره سازی وزنهای آنالوگ بکار می برند ، مثل EEPROM حافظه های Flash .

در نظر اول بنظر می رسد که این مسئله راه حل بهینه ای باشد .

آن فقط سطح کوچکی را مصرف می کند و بنابراین حجم سیناپس تا حد امکان فشرده می شود (کاهش تا حد فقط یک ترانزیستور) .

دقت آنالوگ می تواند بیشتر از 8 بیت باشد و زمان ذخیره سازی داده (با دقت 5 بیت) تا 10 سال افزایش می یابد .

اگر قطعه بطور متناوب مورد برنامه ریزی قرار گیرد ، یک عامل منفی وجود خواهد داشت و آن زمان برنامه ریزی و طول عمر محدود ساختار گیت شناور است .

بنابراین چنین قطعاتی احتیاج به وزنهایی دارند که از پیش تعیین شده باشند .

اما برای محاسبه وزنها یک دانش دقیق از تابع تبدیل شبکه ضروری است .

برای شکستن این چرخه پیچیده ، ذخیره سازی وزن باید زمان نوشتن کوتاهی داشته باشد .

این عامل باعث می شود که الگوریتم ژنتیک وارد محاسبات شود .

حل تمرین کتاب بررسی و طراحی مدار های مجتمع آنالوگ گری - ویرایش پنجم (2010)

اختصاصی از فایل هلپ حل تمرین کتاب بررسی و طراحی مدار های مجتمع آنالوگ گری - ویرایش پنجم (2010) دانلود با لینک مستقیم و پر سرعت .

حل تمرین کتاب بررسی و طراحی مدار های مجتمع آنالوگ گری - ویرایش پنجم (2010)

نویسنده: P. R. Gray و P. J. Hurst و S. H. Lewis و R. G. Meyer

در این مجموعه به تمارین فصل های 1 تا 12 کتاب پاسخ داده شده است.

زبان حل تمرین انگلیسی و در 558 صفحه است.

فایل PDF حل تمرین به صورت اسکن با کیفیت است.